[Warm-up] LAB 2

Warm Up LAB

2) จงออกแบบวงจรดิจิลัทโดยใช้ภาษา VHDL สำหรับนำไปสร้างเป็นวงจรในชิป FPGA โดยใช้บอร์ดที่มีอยู่ใน    ห้องแล็ป
       2.1) วงจรดิจิทัลมี I/O ดังนี้
           - CLK (input) มีความถี่ 50MHz ใช้สำหรับกำหนดจังหวะการทำงานของวงจรทั้งหมด (เป็นการ ออกแบบ            วงจร ดิจิทัลแบบ Synchronous Design)
           - RST_B (input) เป็นอินพุตสำหรับใช้รีเซตแบบ Asynchronous สำหรับการทำงานของวงจรโดยรวม (ทำงาน แบบ Active-Low) ซึ่งได้จากวงจรปุ่มกด (Push Button)
          - PB (input) เป็นอินพุตจากปุ่มกด 1 ปุ่ม ทำงานแบบ Active-low เพื่อใช้ในการเปลี่ยนสีของ WS2812 RGB  LED จำนวน 1 ดวง
          - DATA (output) เป็นเอาต์พุตสำหรับนำไปควบคุมการทำงานของ WS2812 RGB LED เพียง 1 ดวง ซึ่งเป็น สัญญาณตามข้อกำหนดของชิป WS2812 เพื่อส่งข้อมูลจำนวน 24 บิต

      2.2) พฤติกรรมการทำงานเป็นดังนี้
           - เมื่อเริ่มต้นหรือกดปุ่มรีเซต (RST_B) จะทำให้ค่าสีเป็น 0x000000 (24 บิต) และส่งออกไปยัง WS2812 RGB LED หนึ่งครั้ง
           - เมื่อมีการกดปุ่ม PB แล้วปล่อยในแต่ละครั้ง จะมีการเปลี่ยนค่าสี 24 บิต แล้วส่งออกไปยัง RGB LED ใหม่หนึ่งครั้ง ตามลำดับดังนี้   0x000000 -> 0x0000FF -> 0x00FF00 -> 0xFF0000 แล้ววนซ้ำ

    2.3) แนวทางการออกแบบและทดสอบ
            - ออกแบบวงจรโดยใช้ภาษา VHDL
            - เขียน VHDL Testbench เพื่อทดสอบการทำงาน และจำลองการทำงาน
            - ทดสอบการทำงานในบอร์ด FPGA แล้ววัดสัญญาณโดยใช้ออสซิลโลสโคป
               (ยังไม่ต้องต่อวงจร RGB LED จริง)
            - บันทึกผลและเขียนรายงานการทดลอง

อุปกรณ์

1. บอร์ด Altera FPGA (WARRIOR CYCLONE3 DEV) ชิป EP3C10E144C8                     1 บอร์ด

2. สายดาวน์โหลด ByteBlaster II Cable หรือ สายดาวน์โหลดUSB Blaster Cable                1 ชุด

3. เครื่องคอมพิวเตอร์(Quatus II web edition)                                                                           1 ชุด

4. ออสซิลโลสโคป                                                                                                                   1 เครื่อง

5. WS2812 RGB LED                                                                                                            1 ดวง

โค๊ด VHDL 

library ieee; library work; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.numeric_std.all; --กำหนด CLK,PB และ RST_B เป็นอินพุต --กำหนด DATA_out เป็นเอาต์พุต entity RGB_24 is port( RST_B, CLK, PB : in std_logic; DATA_out : out std_logic ); end RGB_24; architecture Behavior of RGB_24 is type state_type is (S0,S1,S2,S3); signal state : state_type :=S0; signal debounce,count,duty_bit,i,duty_t: integer:=0; signal data_t: std_logic_vector(23 downto 0):=x"000000"; signal pressed,data_send,sended,state_change: std_logic:='0'; begin process (RST_B, CLK, PB) begin -- เมื่อกดปุ่ม RESET จะทำการส่งค่าสี 0x000000 หนึ่งครั้งและให้ state การทำงานเป็น S0 -- โดยเป็นการทำงานแบบ Asynchronous if RST_B = '0' then state <= S0; sended <= '0'; data_t <= x"000000"; -- เมื่อมีสัญญาณ CLK ขอบขาขึ้นจึงจะเริ่มทำงาน เป๋นการทำงานแบบ Synchronous elsif rising_edge(CLK) then -- เมื่อกดปุ่ม PB จากนั้นปล่อยปุ่มจะทำการส่งค่าสีใน state นั้นหนึ่งครั้งและเลื่อนเป็น state -- ถัดไปโดยถ้าไม่กดปุ่ม PB จะไม่เปลี่ยน state โดยมีทั้งหมด 4 state case state is when S0 => data_t <= x"000000"; if pressed = '1' and PB = '1' then state_change <= '1'; if state_change = '0' then state <=S1; end if; else state <= S0; end if; when S1 => data_t <= x"0000FF"; if pressed = '1' and PB = '1' then state_change <= '1'; if state_change = '0' then state <=S2; end if; else state <= S1; end if; when S2 => data_t <= x"00FF00"; if pressed = '1' and PB = '1' then state_change <= '1'; if state_change = '0' then state <=S3; end if; else state <= S2; end if; when S3 => data_t <= x"FF0000"; if pressed = '1' and PB = '1' then state_change <= '1'; if state_change = '0' then state <=S0; end if; else state <= S3; end if; end case; -- เมื่อกดปุ่ม PB จะทำการนับค่าตัวแปร debounce หลังจากนับเกิน 20000 (0.4ms) -- แล้วปล่อยปุ่ม PB จึงจะนับว่าเป็นการกดปุ่ม 1 ครั้ง if(PB = '1')then debounce <= 0; else debounce <= debounce + 1; end if; if(debounce > 20000)then pressed <= '1'; end if; -- เมื่อนับว่ากดปุ่มแล้วให้ตัวแปร pressed เป็น 0 เพื่อรอการกดปุ่มครั้งถัดไป และให้ตัวแปร sended -- เป็น 0 เพื่อนำไปควบคุมส่วนส่งสัญญาณ if(pressed = '1')and(PB = '1')then pressed <= '0'; sended <= '0'; end if; -- ในส่วนของการส่งข้อมูล ทำการนับ duty_t ขึ้นทีละหนึ่งค่าตามจังหวะขอบขาขึ้นของสัญญาณ CLK -- ในระหว่างที่ duty_t นับยังไม่ถึง 4250 ครั้ง (85µs) ทำการส่งสัญญาณทีละบิตเรียงตามลำดับ -- ตั้งแต่บิตแรกจนถึงบิทที่ 24 โดยถ้าบิตนั้นมีค่าเป็น 0 จะส่งค่า duty cycle ที่มี -- ช่วง HIGH 0.35 µs และช่วง LOW 0.8 µs แต่ถ้าบิตนั้นมีค่าเป็น 1 จะส่งค่า duty cycle -- ที่มีช่วง HIGH 0.7 µs และช่วง LOW 0.6 µs โดยเมื่อทำการส่งครบทั้ง 24 บิตแล้วให้ตัวแปร -- sended เป็น 1 เพื่อหยุดการส่งข้อมูล if sended = '0' then if duty_t < 4250 then duty_t <= duty_t +1; if duty_t < 1536 then --30.072us if i < 24 then if data_t(i) = '0' then if duty_bit < 57 then duty_bit <= duty_bit +1; if duty_bit < 18 then data_send <= '1'; else data_send <= '0'; end if; else duty_bit <= 0; i <= i+1; end if; elsif data_t(i) = '1' then if duty_bit < 65 then duty_bit <= duty_bit +1; if duty_bit < 35 then data_send <= '1'; else data_send <= '0'; end if; else duty_bit <= 0; i <= i+1; end if; end if; end if; else data_send <= '0'; i<=0; duty_bit <=0; end if; else duty_t <= 0; sended <= '1'; state_change <= '0'; end if; end if; end if; end process; data_out <= data_send; end Behavior;

โค๊ด VHDL Testbench

library ieee; library work; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.numeric_std.all; entity TB_RGB_24 is end TB_RGB_24; architecture testbench of TB_RGB_24 is component RGB_24 is port( RST_B, CLK, PB : in std_logic; DATA_out : out std_logic ); end component; signal t_CLK,t_RST_B,t_DATA_OUT,t_PB : std_logic; begin inst:RGB_24 port map (CLK => t_CLK, RST_B => t_RST_B, DATA_OUT => t_DATA_OUT ,PB => t_PB ); -- จำลองสัญญาณ CLK (50MHz) process begin t_CLK <= '1'; wait for 10 ns; t_CLK <= '0'; wait for 10 ns; end process; -- จำลองสัญญาณปุ่มกด PB process begin t_PB <= '1' ;wait for 0.5 ms; t_PB <= '0' ;wait for 0.5 ms; t_PB <= '1' ;wait for 0.5 ms; t_PB <= '0' ;wait for 0.5 ms; t_PB <= '1' ;wait for 0.5 ms; t_PB <= '0' ;wait for 0.5 ms; t_PB <= '1' ;wait for 1 ms; t_PB <= '0' ;wait for 0.5 ms; t_PB <= '1' ;wait for 30 ms; end process; -- จำลองสัญญาณปุ่ม RESET process begin t_RST_B <= '1'; wait for 5 ms;t_RST_B <= '0'; wait for 1 ms;t_RST_B <= '1'; wait; end process; end testbench;

Compilation Report 

RTL Viewer

RTL report.qsf

ผลการทดสอบวงจรด้วยโปรแกรม Modelsim